Huawei vừa công bố dữ liệu sản xuất cho thấy chip Kirin 2026, dự kiến ra mắt trên dòng điện thoại Mate vào mùa thu năm nay, đạt mức tăng mật độ bóng bán dẫn 55% so với thế hệ tiền nhiệm Kirin 9030 Pro, đồng thời giảm tiêu thụ điện 41% ở cùng mức hiệu năng. Điều đáng chú ý là cả hai chip đều được sản xuất trên cùng một tiến trình, không có bước nhảy công nghệ nào về kích thước bóng bán dẫn.
Bí quyết nằm ở kiến trúc LogicFolding
Thay vì thu nhỏ bóng bán dẫn như truyền thống, kiến trúc LogicFolding do bà He Tingbo, Chủ tịch Ủy ban Khoa học Huawei và người đứng đầu mảng bán dẫn của tập đoàn, phát triển dựa trên lý thuyết Tau Scaling Law, tập trung vào tốc độ di chuyển của tín hiệu bên trong mạch. Kiến trúc này gấp đôi các lớp mạch logic theo chiều dọc, rút ngắn chiều dài dây dẫn 30%, giảm số lượng clock-buffer hơn 50% và giảm clock skew 25%. Kết quả là tín hiệu đi quãng đường ngắn hơn, ít tổn thất hơn, và con chip tiêu thụ ít năng lượng hơn trong khi vẫn xử lý nhanh hơn.
Thách thức và triển vọng
Theo bài báo của Huawei, để đạt mức cải thiện tương tự theo con đường truyền thống, ngành công nghiệp sẽ cần ba năm tiến bộ liên tục theo định luật Moore. Huawei tuyên bố LogicFolding có thể giúp dòng Kirin đạt tần số CPU 3,1 GHz trong năm nay và 4 GHz vào năm 2029. Đến năm 2031, công ty kỳ vọng đạt mật độ bóng bán dẫn tương đương tiến trình 1,4nm, con số mà ngay cả TSMC cũng chưa thương mại hóa, và tất cả không cần một máy EUV nào.
Tuy nhiên, bài báo được công bố trên ChinaXiv, nền tảng đăng tải bài nghiên cứu chưa qua phản biện đồng nghiệp, tức chưa được cộng đồng khoa học quốc tế kiểm chứng độc lập. Bà He Tingbo thừa nhận LogicFolding vẫn còn nhiều câu hỏi mở về tản nhiệt và tỷ lệ sản xuất thành công, đồng thời kêu gọi toàn ngành cùng đóng góp giải quyết. Dù vậy, với dữ liệu sản xuất thực tế đã được công bố trên chip Kirin 2026, Huawei đã chứng minh khả năng tăng hiệu năng đáng kể mà không cần bước tiến về tiến trình sản xuất.
